This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

関連発明

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出版公開番号 特別2000 — 76894

(P2000-76894A)

(43)公開日 平成12年3月14日(2000.3.14)

(51) IntCl'		量別記号		F I		テヤコートで(参考)
G11C	29/00	671	•	G11C 29/00	671B	2G032
		657		. :	857B	5B024
G01R	31/28			G01R 31/28	В	5L106
G11C	11/401				v	
				G11C 11/34	371A	
				客查辦求 有	請求項の数9 〇	L (全 9 頁)

(21)出職業号

特麗平10-248352

(22)出腹日

平成10年9月2日(1998.9.2)

(71)出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 中村 芳行

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096231

弁理士 相短 清

Fターム(参考) 20032 AA07 AB01 AC08 AE08 AE12

AGO2 AK19 ALOO

5B024 AA15 BA21 BA29 CA15 CA27

EAO2 EAO3

5L106 AA01 DD08 DD12 EE01 EE02

EE03 CC05 CC07

(54) 【発明の名称】 組込み自己テスト回路

1.1


.. 1 65 1

.::

(57)【要約】

【課題】 簡素な回路構成を備えながらも、テストパターン数を削減することなく、多種のテストパターンによって高品質のテストを行うことができる組込み自己テスト回路を提供する。

【解決手段】 半導体集積回路に備えたDRAM17に対し複数のテストパターンを用いてテストを行う組込み自己テスト回路11であって、DRAM17における所定数のアドレスに対する一連の書込み/読出し処理が終了する毎に終了フラグデータAdrs endを出力するアドレスカウンタ15と、終了フラグデータAdrsendを受け取る毎に異なる共通制御信号Ccsを順次に出力するモードカウンタ19とを有している。組込み自己テスト回路11は更に、符号化された複数の処理データを有し、受け取った各共通制御信号Ccsに失々対応して処理データを順次に復号化して出力するデコーダ20~23から受け取った処理データに対応するビットデータを各テストパターンとしてDRAM17に出力するテストパターン発生回路(13)とを有する。



【特許請求の範囲】

【請求項1】 半導体装置に内蔵され、該半導体装置に 備えた記憶部に対し複数のテストパターンを用いてテストを行う組込み自己テスト回路であって、

前記記憶部における所定数のアドレスに対する一連の書 込み/読出し処理が終了する毎に終了信号を出力するア ドレスカウンタと、

前記終了信号を受け取る毎に異なる共通制御信号を照次 に出力する制御信号出力回路と、

符号化された複数の処理データを有し、受け取った各共 通制御信号に失々対応して前記処理データを順次に復号 化して出力する処理データ出力回路と、

前記処理データ出力回路から受け取った前記処理データ に対応するビットデータを各テストパターンとして前記 記憶部に出力するテストパターン発生回路とを備えることを特像とする組込み自己テスト回路。

【請求項2】 前記制御信号出力回路が、前記終了信号を受け取る毎にカウントアップ又はカウントダウンし、カウント値を前記共通制御信号として出力するモードカウンタから成ることを特徴とする請求項1に記載の組込み合己テスト回路。

【請求項3】 前記アドレスカウンタは、前記一連の書込み/読出し処理が終了する毎に終了フラグデータを前記終了信号として前記モードカウンタに出力することを特徴とする請求項2に記載の組込み自己テスト回路。

【請求項4】 前記アドレスカウンタは、前記テストパターン発生回路からのテストパターンに従って前記記憶部に書込み/読出し処理する際に、前記記憶部のアドレスの指定を行うことを特徴とする請求項1万至3の内の何れか1項に記載の組込み自己テスト回路。

【糖求項 6 】 前配テストパターン発生回路が、前記処理データ出力回路から処理データを受け取る毎にカウントアップ又はカウントダウンするデータカウンタと、該データカウンタのカウント値に対応する0又は1のビットデータを出力する複数のデコーダとを備えることを特徴とする請求項1万至4の内の何れか1項に配載の組込み自己テスト回路。

【請求項6】 前記データカウンタが複数設けられ、前記複数のデコーダが前記各データカウンタに夫々対応して複数組設けられ、

前記各データカウンタと各データカウンタに夫々対応する前記1組のデコーダとから、書込み処理に関するデータを出力する書込み回路、誘出し処理に関するデータを出力する読出し回路、及び、書込み処理と誘出し処理とを同時進行的に行う処理に関するデータを出力する誘出し/書込み回路が夫々構成されることを特徴とする請求項5に記載の組込み自己テスト回路。

【請求項7】 前記記憶部がDRAMから成り、該DRAMに対し所定のタイミングでリフレッシュ処理を行う リフレッシュ回路を更に備え、該リフレッシュ回路、前 記書込み回路、前記読出し回路、及び前記読出し/書込み回路からRAMインタフェースが構成されることを特徴とする請求項6に記載の組込み自己テスト回路。

【請求項8】 前記処理データ出力回路が、書込み/読出し・選択処理データを有する第1デコーダと、書込み処理データを有する第2デコーダと、処理データとしての期待値を有する第3デコーダとを備えることを特徴とする請求項1乃至7の内の何れか1項に記載の組込み自己テスト回路。

【請求項9】 前記処理データ出力回路が、アップ/ダウン処理データを有する第4デコーダを更に備えており、復号化した前記アップ/ダウン処理データを前記アドレスカウンタに出力することを特徴とする請求項8に記載の組込み自己テスト回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ダイナミック型のメモリセルを用いた半導体記憶装置(DRAM)のための組込み自己テスト回路に関し、特に、ロジック回路及びDRAMが混載された半導体集積回路(LSI)に好適に用いられる組込み自己テスト回路に関する。

100021

【従来の技術】従来、DRAM等のメモリデバイスに対するテストは、メモリ用テスタを用いて、所定の制御信号を供給しつつ行うことが一般的であった。メモリ用テスタは、内蔵したマイクロプロセッサによって、メモリテストに必要なテストパターンを発生する。テストパターンとしては、コラムパー(column bars)、チェッカーボード(checker board)、或いは、マーチング(marching)等が使用される。

【0003】ところで、専用のメモリ用テスタを用い、DRAMに対する40種類以上のテストパターンによるテストを行う場合には、次のような問題があった。例えば、ロジック回路とDRAMとが混載されたシステムしい。 SIをテストする際には、ロジック用テスタを用いたロジックテストと、メモリ用テスタを用いたDRAMデストとの双方が必要であるため、テスタ設備に起因する生産コストの増大、及びテスト使用時の時間的なロスを招く。時間的ロスを解消するためにテストを高速で実行しようとすると、高価なテスタが必要になって生産コストが一個増大することになる。

【0004】上記問題に対処するため、近年では、デスト回路をシステムしSIに内蔵した組込み自己テスト(BIST:Built-In Self Test)方式が注目されている。BIST方式では、LSI自身が、内部ブロック(DUT)に対するテストデータ発生回路及びテストデータ判定回路を有しており、外部からの開始信号に従ってテストを開始する。テスト終了後には、論理シミュレーションで正常回路に関して計算した期待値とデスト終了結果とを比較して、良否の判定結果を出力する。

【0005】上記の場合には、テスタとしてLSIテスタのみが使用される。LSIテスタは、開始信号及びクロック信号をLSIチップに供給し、一定時間後に、LSIチップから出力されるテスト結果に基づいてLSIチップの良否を判定する処理のみを行う。このように、BIST方式では高価なテスタは不要であり、ULSIの場合でもその実使用時とほぼ同じ動作条件でテストが実行でき、より大きなシステムにLSIを組み込んだ後でも使用できる等の利点がある。

【0006】従来のBIST方式は、マイクロ命令制御方式と、テストデータ発生が決められた回路構成によりテストを行うハードウエア制御方式とに分類される。マイクロ命令制御方式は、特開平10-69799号公報(第1の従来例)に記載の自己テスト装置に採用されており、内蔵したROMに格納されたマイクロ命令を読み出して自己テストを実行する。マイクロ命令制御方式では、テストパターンの実行に自由度がある。一方、ハードウエア制御方式は、特開昭61-54550号公報(第2の従来例)、特開昭63-4500号公報(第3の従来例)、及び特開平8-100536号(第4の従来例)に記載された自己テスト装置に採用されている。

[0007]

【発明が解決しようとする課題】ところで、マイクロ命令制御方式では、特に、ROMを作製するプロセスが別途必要になるので、回路規模が増大し、生産コストが上昇する傾向がある。また、DRAMの全機能をデストするためには、高度な方式がマイクロ命令制御に必要になり、回路規模が更に増大することになる。第1の従来例では、テストパターンを削減してマイクロ命令方式を簡素化することによって上記問題を回避している。このため、DRAMの全ての機能をデストすることができず、従来のメモリ用デスタを用いるデストに比してデスト品質が低い。

【0008】一方、ハードウエア制御方式を採用した第2~第4の従来例では、0、1の読出し及び書込みを交互に実行するチェッカーボードと呼ばれるテストパターンのみを実行する。特に、第4の従来例では、チェッカーボードに加え、0、1を繰り返す回数を変更しつつテストすることはできるが、これはチェッカーボードを加入しているに過ぎず、のようには及ばない。このようによるテストには及ばない。このようにおける国路規模の増大やコストアップを緩和できる利点はあるものの、予め決められた回路構成で生成した特定種類のテストパターンのみを実行するだけで、従来のメモリ用テスタを用いたテストに比して品質が低い。

【0009】本発明は、上記に鑑み、簡素な回路構成を備えながらも、テストパターン数を削減することなく、 多種のテストパターンによって高品質のテストを行うことができる組込み自己デスト回路を提供することを目的 とする。

[0010]

【課題を解決するための手段】上記目的を達成するために、本発明の組込み自己テスト回路は、半導体装置に内蔵され、該半導体装置に備えた記憶部に対し複数のテストパターンを用いてテストを行う組込み自己テストに対するの書込み/読出し処理が終了する毎に終了信号を受けるの書込み/読出し処理が終了する毎に終了信号を受け取りと、前記終了の処理データを登け取り回路と、符号化された複数の処理データを有し、受け取った各共通制御信号に夫々対応して前記処理データ出り取った各共通制御信号に夫々対応して前記処理データ出り取った有代として出力する処理データ出力回路から受け取った前記処理データに設定するビットデータを各テストパターンとして前記記憶部に出力するテストパターン発生回路とを備えることを特徴とする。

【0011】本発明の組込み自己テスト回路では、アドレスカウンタ、制御信号出力回路、処理データ出力回路及びテストパターン発生回路を備える簡素な構成を有しながらも、記憶部のアドレスパターンを発生させつつ共通制御信号を順次に出力し、この共通制御信号に従って、相互に異なるテストパターンを順次に発生することができる。このため、従来のハードウエア制御方式で問題になっていたテストパターン不十分によるテスト品質の低下を回避することができると共に、半導体装置の回路規模の縮小及び生産コストの低減を図ることができる。

【0012】ここで、前配制御信号出力回路が、前配終 下信号を受け取る毎にカウントアップ又はカウントダウ ンし、カウント値を前配共通制御信号として出力するモードカウンタから成ることが好ましい。これにより、制 御信号出力回路を簡素な回路構成によって得ることができる。

【0013】前記アドレスカウンタは、前記一連の書込み/節出し処理が終了する毎に終了フラグデータを前記終了信号として前記モードカウンタに出力する機能を有することが好ましい。これにより、終了フラグデータをモードカウンタに与え、該モードカウンタのカウント値を共通制御借号として出力させる回路構成を得ることができる。

【0014】また、前記アドレスカウンタが、前記テストパターン発生回路からのテストパターンに従って前記記憶部に書込み/読出し処理する際に、前記記憶部のアドレスの指定を行うことが好ましい。これにより、記憶部への書込み/読出し処理が適正に行われる。

【0015】更に好ましくは、前記テストパターン発生 回路が、前記処理データ出力回路から処理データを受け 取る毎にカウントアップ又はカウントダウンするデータ カウンタと、該データカウンタのカウント値に対応する 0 又は1のピットデータを出力する複数のデコーダとを 備える。この場合、テストパターン発生回路を簡素な回 路構成によって実現することができる。

【0016】好適には、前記データカウンタが複数設けられ、前記複数のデューダが前記各データカウンタに夫々対応して複数銀設けられ、前記各データカウンタと各データカウンタに夫々対応する前記1組のデューダとから、書込み処理に関するデータを出力する誘出し回路、及び、書込み処理と読出し処理とを同時進行的に行う処理に関するデータを出力する読出し/書込み回路が夫々構成される。この場合、記憶部における所定数のアドレスに対する一連の書込み/読出し処理に必要なデータを得ることができる。

【0017】また、前記記憶部がDRAMから構成され、該DRAMに対し所定のタイミングでリフレッシュ処理を行うリフレッシュ回路を更に設け、該リフレッシュ回路、前記書込み回路、前記読出し回路、及び前記読出し/書込み回路からRAMインタフェースを構成する。ことが好ましい。

【0018】更に好ましくは、前配処理データ出力回路が、書込み/読出し・選択処理データを有する第1デコーダと、書込み処理データを有する第2デコーダと、処理データとしての期待値を有する第3デコーダとを備える。この場合、テストパターン発生回路でテストパターンを生成するために必要な各処理データを夫々のタイミングで供給することができる。

【0019】前記処理データ出力回路が、アップ/ダウン処理データを有する第4デコーダを更に備えており、復身化した前記アップ/ダウン処理データを前記アドレスカウンタに出力することが好ましい。この場合、テストパターン発生回路で順次に発生するテストパターンに失々対応させて、アドレスカウンタをカウントアップ又はカウントダウンさせることができる。

100201

【発明の実施の形態】図面を参照して本発明を更に詳細に説明する。図1は、本発明の一実施形態例における組込み自己テスト回路(以下、BIST回路とも呼ぶ)の内部構成を示すプロック図である。同図では、システムクロック信号及びシステムリセット信号の図示を省略している。

【0021】BIST回路11は、テストモードコントローラ(Test mode CTL)12、RAMインタフェース(RAM I/F)13、アドレスカウンタ(Address couter)15、及び、ピットマップコンバータ(Bitmap conv)16の4ブロックから構成されている。BIST回路11では、DRAM17に対して連続して書込み可能又は連続して読出し可能なワード数を示すバースト長や、制御信号CAS(Column Access Strobe)による動作時のレイテンシイ(Cas latency)等はユーザによって設定される。

【0022】BIST回路11では、テストモードコントローラ12に備えたモードカウンタ19のカウント値(共通制御信号Ccs)に従って、DRAM17に対する複数のテストパターンを順次に生成する。テストモードとは、複数のテストパターンを夫々生成するために必要な信号の組合わせを意味する。

【0023】テストモードコントローラ12は、上記モ ードカウンタ19を有し、モードカウンタ19の後段 に、アップ/ダウン処理データUp/dnを夫々生成するデ コーダ20と、読出し/書込み・選択処理データR/w se 1を夫々生成するデコーダ21と、審込み処理データdat awを生成するデコーダ22と、比較用データである期 待値datae (処理データ)を生成するデコーダ23とを 有する。この構成のテストモードコントローラ12は、 DRAM17のアドレスを昇順でアクセスするのか降順 でアクセスするのか (Up/dn) をデコーダ20で選択 し、書込み処理をするのか読出し処理をするのか(R/w) をデコーダ21で選択し、DRAM17に対する書込み データは"0"か"1"かをデコーダ22で選択し、こ のときの比較用の期待値をデコーダ23で選択する。デ コーダ20~23における各選択動作は、モードカウン タ19のカウント値 (共通制御信号Ccs) に従って行 われる。

【0024】テストパターンとしては、コラムパー(column bars)、チェッカーボード(checker board)、マーチング(marching)、シフトダイアゴナル(shifted diagonal)、パタフライ(butterfly)、ウォーキング(walking)、及びギャロッピング(galloping)等が使用される。

【0025】例えば、DRAM17におけるメモリセルアレイがn行n列のメモリセルから成る場合に、メモリセルの個数をNとするとN=n²になる。i行j列(i,j=1,2,…,n)のメモリセルはCijで示す。メモリセルに、1行1列、2行1列、2行1列、……、n行1列、2行1列、2行2列、……、n行n列の順序で番号を付し、p番目(p=0,1,……,N-1(但し、N=n²))のメモリセルをCpで表す。この条件下で、テストパターンが例えばコラムパーの場合には、

①奇数番目の列に1、偶数番目の列に0を書き込む。②メモリセルの内容をCo, Ci, ……, Cn-iの順に読み出す。

②0と1とを交換して、**□及び②**の処理を繰り返す。 【0026】また、テストパターンがチェッカーボード

【0026】また、テストハターンがデェッルーホートの場合には、

④奇数番目の列に○と1とをこの順に書き込み、偶数番目の列に1と○とをこの順に書き込む。

⑤メモリセルの内容を C₀, C₁,, C_{N-1}の順に読み出す。

❸0と1とを交換して、❷及び⑤の処理を繰り返す。

【0027】モードカウンタ19は、DRAM17における所定数のアドレスに対する一連の普込み/読出し処

理が終了する毎にアドレスカウンタ15が出力する終了フラグデータAdrs endを受け取る都度に、カウントアップ(即ち、テストモードを1インクリメント)して次のテストモードに移行し、そのテストモードの内容に応じてデコーダ20~23位表々、モードカウンタ19からの共通制御信号Ccsに従って、DRAM17に対する複数のテストパターンを生成するためのアップ/ダウン処理データUp/dn、説出し/書込み・選択処理データR/wsel、書込み処理データdataw、及び期待値dataeを表々復身化して出力する。また、デコーダ22及びデコーダ23位表々、アドレスカウンタ15からの切替え制御信号toggleに従って、"0"、"1"、"toggle"の内のいずれかを選択、復身化して出力する。

【0028】RAMインタフェース13は、DRAM17への1データの書込み/読出しのシーケンスを発生させ、DRAM17への各種処理データと制御信号とを発生させる。RAMインタフェース13は、書込み回路(write)25、読出し回路(read)26、読出し/書込み回路(Read/write)27、及びリフレッシュ回路(refresh)28を有しており、書込み回路25、読出し回路26及び読出し/書込み回路27の各出力は、読出し/書込み・選択処理データR/w selに対応して選択される。

【0029】アップ/ダウン処理データUp/dnは、アド レスカウンタ15に入力され、現在のテストモードでは アドレスカウンタ16のアドレスをカウントアップする かカウントダウンするかを伝える。読出し/書込み・選 択処理データR/w selは、書込み回路25、読出し回路 26及び読出し/書込み回路27に夫々入力され、現在 のテストモードではDRAM17に対して読出し処理を 行うのか、書込み処理を行うのか、書込み処理及び読出 し処理を同時進行的に行うのかを示す。書込み処理デー タdatawは、書込み回路25と號出し/書込み回路27 とに夫々入力される信号であり、DRAM17に書き込 生れるべき値"0"、"1"、"toggle"を示す。期待 値dataeは、競出し回路26と読出し/書込み回路27 とに夫々入力される信身で、現在のテストモードにおけ るDRAM17からの読み出し期待値を示しており、そ の値には"O"、"1"、"toggle"がある。

【0030】 善込み回路25、 読出し回路26、 読出し / 審込み回路27及びリフレッシュ回路28から、 読出 し/審込みデータ d inがビットマップコンパータ16と DRAM17とに失々出力される。また、RAMインタ フェース13のアドレスカウンタ15に対応する出力端 子には、DRAM17における1アドレスに対する一連 の書込み/ 読出しシーケンスが終了したことを示す1ア ドレス終了フラグR/wendが立つ。また、 読出し回路26 及び読出し/書込み回路27は、DRAM17から読み 出された値の期待値照合結果resultを出力する。

【0031】アドレスカウンタ15は、カウンタに論理

回路を付加した構成を有し、DRAM17のアドレスを 設定すると共にDRAM17への審込みデータをも発生 する。アドレスカウンタ15は、審込み回路26、読出 し回路26、読出し/審込み回路27からのテストパタ ーンに従ってDRAM17に書込み/読出し処理する際 に、DRAM17のアドレスの指定を行う。アドレスカ ウンタ15は更に、1アドレス終了フラグR/w endが立 ったとき、デューダ20からの信号Up/dnの値に対応し て1インクリメント又は1デクリメントして、終了フラ グデータAdrs endをテストモードコントローラ12に出 力する。アドレスカウンタ15からの信号addressは、 現在のDRAM17のアドレスを示す。

【0032】ビットマップコンパータ16は、DRAM 17に接続されており、DRAM 17の物理条件に応じてビット論理を反転させる機能と、データを多ピット化する機能とを有する。ビットマップコンパータ16は、設出し回路26及び誘出し一番込み回路27に対して、DRAM 17から読み出された出力値DOUTをビットマップ変換したdoutとして出力する機能を有している。【0033】DRAM 17におけるCS(チップセレクト)、RAS(Row Access Strobe)、CAS(Column Access Strobe)、及びWE(ライトイネーブル)は、夫々、DRAM 17に対する書込み一読出し処理のための制御信号を示す。また、AX(アドレスX)及びAY(アドレスY)は、RAS及びCASに夫々対応するアドレスを示す値である。

4à, .

11:11

Sec. 25

【0034】図2は、統出し回路26の内部構成を示すブロック図である。該出し回路26は、デコーダ21、23から該出し/普込み・選択処理データR/w selを受け取る毎にカウントアップ又はカウントダウンするデータカウンタ(counter)18と、デコーダ(decoder)30、31、32、33と、比較回路(COMP)34とを有する。処理データR/w selが入力されるデータカウンタ18が、0から順にカウントアップすると、カウント値に対応して、デコーダ30では制御信号CSが、デコーダ31では制御信号CSが、デコーダ33では制御信号CSが、デコーダ33では制御信号WEが夫々復号化される。また、読出し回路26には、アドレスカウンタ15からのアドレスデータeddressが入力されるが、Xアドレス及びYアドレスを夫々示す制御信号AX、AYとしてDRAM17にスルーされる。

【0036】図3は、読出し/書込み回路27の内部構成を示すプロック図である。書込み回路25及びリフレッシュ回路28の各内部構成は、読出し回路26及び読出し/書込み回路27の内部構成とほぼ同様であるので、図示を省略する。

【0037】読出し/書込み回路27は、デコーダ21 ~23から処理データを受け取る毎にカウントアップ又 はカウントダウンするデータカウンタ45と、デコーダ 40~43と、比較回路44とを有する。読出し/書込 み・選択処理データR/w selが入力されるデータカウン タ45が、0から順にカウントアップすると、カウント 値に対応して、デコーダ40では制御信号CSが、デコ ーダ41では制御信号RASが、デコーダ42では制御 信号CASが、デコーダ43では制御信号WEが夫々復 号化されて出力される。 読出し/ 害込み回路 27 には、 デコーダ22からの書込み処理データdatawが入力され るが、実際の書込みデータ dinとしてDRAM17にス ルーされる。また、號出し/書込み回路27には、アド レスカウンタ15からアドレスデータaddressが入力さ れるが、Xアドレス及びYアドレスを夫々示す制御信号 AX、AYとしてDRAM17にスルーされる。

【0038】比較回路44は、データカウンタ45によるカウント結果がある値になったとき、ビットマップコンパータ16を経由して入力された誘出し値doutと、期待値dataeとを比較し、その結果を期待値照合結果resultとして出力する。データカウンタ45とデコーダ40~43との関係は、ユーザが使用するDRAM17の仕様、及び、予めパラメータとして指定されたCasレイテンシイやパースト長に依存する。

【0039】図4は、アドレスカウンタ15の内部構成を示すプロック図である。アドレスカウンタ15は、カウンタ回路35と、出力側の組合わせ回路36、37、38、39とを有している。

【0040】カウンタ回路35には、RAMインタフェ ース13からの1アドレス終了フラグR/w endと、テス トモードコントローラ12からのアップ/ダウン処理デ ータUp/dnとが夫々入力される。組合わせ回路36は、 カウンタ回路35のカウント値に従って、現在の読出し アドレスを示す信号Read addressを出力する。 主た、組 合わせ回路37は、カウンタ回路35のカウント値に従 って、現在の書込みアドレスを示す信号Write address を出力する。組合わせ回路38は、カウンタ回路35の カウント値に従って、トグルバケーン用ブーグである切 替え制御信号toggleを出力する。組合わせ回路39は、 カウンタ回路35のカウント値に従って、アドレス値が 最終アドレスまで到遠したことを示す終了フラグデータ Adrs endを出力する。トグルパターンは、予め指定され たアドレス値によって生成される。また、単純にカウン トアップ、カウントダウンするコラムパー、チェッカー ボード及びマーチング等のテストでは、出力側における。

アドレスの組合わせ回路36、37、38、39はスルーナるので、この場合、アドレス分のカウンタ回路35 のみが必要となる。

【0041】組合わせ回路38は、例えばコラムパーがテストパターンである場合には、アドレス最下位ビットをスルーし、チェッカーボードの場合には最下位ビットを反転する。また、テストパターンがウォーキングやギャロッピング等である場合には、カウンタにはアドレスの2倍分が必要であるので、信号Read addressには下位アドレスを選択する組合わせ回路36が、信号Write addressには上位アドレスを選択する組合わせ回路37が夫々付属する。ギャロッピングがテストパターンである場合には、組合わせ回路38は、上位アドレスと下位アドレスとを比較する回路として機能する。

【0042】ここで、モードカウンタ19とデコーダ20~23との間における信号関係について説明する。図5は、信号関係の一例を示す表であり、図中の「Counter」はモードカウンタ19によるカウント値、つまり共通制御信号Ccsとしてのモード信号を示す。このモード信号が「0」の場合には、DRAM17の初期化シーケンスを発生する。同表においてのモード信号1~7によってテストパターンのマーチングが発生し、モード信号8~11によってテストパターンのチェッカーボードが発生する。

【0048】例えば、アップ/ダウン処理データUp/dn においての数値「O」は、DRAM17のパンク(bank) を予め決められた順でインクリメントし、Xアドレス (AX) を1ずつインクリメントし、Xアドレスにおけ る最終アドレスに達した時点で、Yアドレス(AY) を、決められた数であるパースト長だけ増加させる。数 値「1」は、DRAM17のパンクを予め決められた順 でデクリメントし、Xアドレスを 1 ずつデクリメント し、XアドレスのOアドレスに達した時点で、Yアドレ スをパースト長だけ減少させる。微値「2」は、パンク を予め決められた順でインクリメントし、Yアドレスを パースト長ずつ増加させ、最終アドレスに達した時点で Xアドレスを1インクリメントする。 数値「3」は、予 め決められた順でパンクをデクリメントし、Yアドレス をパースト县十つ城少させ、最終アドレスに達した時点 でXアドレスを1デクリメントする。 なお、パンクは、 +1,+2,+3,+4・・・の順に足し込んで増加さ せ、また、・・・-3,-2,-1の順に滅算して滅少さ せている。

【0044】 読出し/書込み・選択処理データR/w sel においての数値「0」は読出し処理(read)、数値「1」 は書込み処理(write)、数値「2」は書込み/読出し処理(write&read)を夫々示す。

【0045】更に、書込み処理データdataw及び期待値 datae(処理データ)においての数値「0」はビットデ ータとしての0を、数値「1」はビットデータとしての 1を夫々示す。数値「2」は、Xアドレスにおける最下位ビットとYアドレスにおける3ビット目の値との排他的論理和を示し、数値「3」は、Xアドレスにおけるの最下位ピットの反転値とYアドレスにおける3ビット目の値との排他的論理和を夫々示す。このYアドレスの3ビット目との排他的論理和は、DRAM17のサブモジュールが8アドレス単位でレイアウトされていることに起因しており、サブモジュールのレイアウトが変更されればこの値は変わる。

【0046】図6は、読出し/菩込み回路27における データカウンタ45のカウント値とデコーダ40~43 の各出力値との間の信号関係の一例を示す表である。

【0047】「Counter」はデータカウンタ45によるカウント値を示しており、カウント値12、13は、Cas Vイテンシイに依存する(例えばcas latency=2)。カウント値14~18は、パースト長に依存する(例えばパースト長=5)。Xアドレス及びYアドレスの各値はアドレスカウンタ15から入力され、また、書込み処理データdataw及び期待値dataeの各値は、テストモードコントローラ12から入力される。

【0048】上記構成の組込み自己テスト回路11は、 次のように動作する。終了フラグデータAdrs endと切替 え制御信号toggleとがアドレスカウンタ15からテスト モードコントローラ12に入力されると、モードカウン タ19が、終了フラグデータAdrs endに従って、テスト モードを1インクリメントして次のテストモードに移行 し、そのテストモードの内容に応じてデコーダ20~2 3の各値を設定する。

【0049】例えば、移行したテストモードに対応して、デコーダ20でカウントアップ(Up)が設定され、デコーダ21で書込み処理(W)が設定され、デコーダ22で書込み処理データdatawとして"0"が設定されると、カウントアップしつつDRAM17に"0"を書き込むマーチングやウォーキング等のテストを行うことになる。

【0050】また、デコーダ22がdatawとして切替え 制御信号toggleを、デコーダ23がdataeとして切替え 制御信号toggleを夫々選択した際には、DRAM17に 書き込まれる値は、アドレスカウンタ15で生成された 値となる。この場合、DRAM17に対しては、カウントアップしつつ010101を書き込みないでカウントアップしつつ010101を読み出すチェッカーボー ド、コラムバー、或いはパタフライ等のテストが実行される。

【0051】デコーダ20で復号化されたアップ/ダウン処理データUp/dnがアドレスカウンタ15に入力されることにより、RAMインタフェース13で順次に発生するテストパターンに夫々対応して、アドレスカウンタ15がカウントアップ又はカウントダウンする。また、デコーグ21で復号化された篩出し/書込み・選択処理

データR/w selが、書込み回路25、競出し回路26及び誘出し/書込み回路27に夫々入力される。更に、デコーダ22で復号化された書込み処理データdatawが誘出し/書込み回路27に、デコーダ23で復号化された期待値dataeが読出し回路26及び読出し/書込み回路27に失々入力される。

【0052】 書込み回路25、競出し回路26等のシーケンスは、予め定義されている内容に従って、DRAM 17の各制御端子を設定し、アドレスカウンタ15で指定されたアドレスに、指定された値を書き込み、期待値との照合を行う。更に、予め指定されたアドレスに達した時点で、リフレッシュ回路28によるリフレッシュ動作を行う。

【0053】アドレスカウンタ15は、1アドレス終了フラグR/w endがRAMインタフェース13の出力端子に立ったとき、テストモードコントローラ12からの信号Up/dnに対応して、DRAM17のアドレスをインクリメント又はデクリメントする。アドレスカウンタ15は更に、カウントアップで最終アドレスに到達し、或いは、カウントダウンで0アドレスに到達した場合に終了フラグデータAdrs endを出力する。

【0054】ビットマップコンバータ16は、DRAM 17に書き込まれる電気的な値を考慮し、必要に応じて ビットの0、1を反転させるために、予めアドレスが指 定された値を比較しその値が相互に等しければデータを 反転させる。このようなビットマップコンバータ16 は、DRAM17に対して書込み処理又は糖出し処理する値を、予め指定されたアドレスに対応して反転させる。また、ビットマップコンパータ16には、現在のD RAM17のアドレス値を示すアドレスデータaddress がアドレスカウンタ15から入力され、一方、信号din がRAMインタフェース13から入力される。ビットマップコンパータ16は、DRAM17から読み出して必 ップコンパータ16は、DRAM17から読み出して必 要に応じてビットマップ変換した信号doutを、RAMインタフェース13の読出し回路26と読出し/書込み回 路27とに夫々出力する。

【0055】以上のようなBIST回路11によると、 簡素な回路構成を備えながらも、DRAM17のアドレ 力がある生きせつつ共通制御信号Ccsを順次に 出力し、この共通制御信号Ccsに従って、相互に異なる。 るテストパターンを発生させ、次のテストパターンを発生させ、次のテストパターンを発生させ、次のテストパターンを発生させ、次のテストパターンを発生させ、次のテストのといた発生させる。 したで発生させるパターンがしまり、 に内蔵されることになるので、DRAM17の多数種 (例えば40種類)のテストを、専用テスクを用いることになるので、DRAM17の多数種 (例えば40種類)のテストを、このため、従来のハードウエア制御方式で問題になっていたテストルグーンであることができる。 大学なるアスト品質の低下を回避することができると 共に、半導体装置の回路規模の縮小及び生産コストの低減を図ることができる。 【0056】また、本BIST回路11では、ユーザの使用に応じて、ツール毎にカスタマイズすることができる。つまり、ユーザが使用する機能のみをテストするようにBIST回路11を構成することによって、十分なテストを実行しながらも、回路規模を必要最小限に抑えることができる。このようなBIST回路11では、特にロジック回路とDRAMとが混載されたLSIのテストに要するコストの低減を図ることができる。

【0057】以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の組込み自己テスト回路は、 上記実施形態例の構成にのみ限定されるものではなく、 上記実施形態例の構成から種々の修正及び変更を施した 組込み自己テスト回路も、本発明の範囲に含まれる。

[0058]

【発明の効果】以上説明したように、本発明の組込み自己テスト回路によると、簡素な回路構成を備えながらも、テストパターン数を削減することなく、多種のテストパターンによって高品質のテストを行うことができる。

【図面の簡単な説明】

【図1】本発明の一実施形態例における組込み自己テスト回路の内部構成を示すプロック図である。

【図2】本実施形態例における競出し回路の内部構成を 示すブロック図である。

【図3】本実施形態例における読出し/書込み回路の内 部構成を示すブロック図である。

【図4】本実施形態例におけるアドレスカウンタの内部 構成を示すブロック図である。

【図5】本実施形態例のテストモードコントローラにおけるモードカウンタとデコーダとの間の信号関係の一例を示す表である。

【図6】本実施形態例の読出し/書込み回路におけるデ

医克雷斯氏病 人名

hybrida (might

 $i_{1}(q_{1}^{2}, \gamma_{2}^{2})$

ータカウンタのカウント値とデコーダの出力値との間の 信号関係の一例を示す表である。

【符号の説明】

11:組込み自己テスト回路

12:テストモードコントローラ

13: RAMインタフェース

15:アドレスカウンタ

16: ピットマップコンパータ

17: DRAM (記憶部)

18、45:データカウンタ

19:モードカウンタ (制御信号出力回路)

20~23:デコーダ(処理データ出力回路)

25: 書込み回路 (テストパターン発生回路)

26: 読出し回路 (テストパターン発生回路)

27: 読出し/書込み回路 (テストパターン発生回路)

28:リフレッシュ回路

30~34:デコーダ

35:カウンタ

36~39 組合わせ回路

40~44 デコーダ

address: アドレスデータ

Adrs end:終了フラグデータ

Ccs:共通制御信号

datae:期待值

dataw: 書込み処理データ

d out:ビットマップ変換信号

Doir: 出力值

 $A = \{ i, j \in \mathcal{V} \}$

R/w sel:書込み/読出し・選択処理データ


R/w end:1アドレス終了フラグ

【図6】


toggle: 切替之制御信号

llp/dn:アップ/ダウンモード切替え信号

[図4]




Counter	ଞ	RAS	CAS	鼷	AX	AY	Din	dout
0, 1, 2	0	0	0	0	-	-	-	-
3	1	1	0	1	-	-	-	-
4, 5, 6	0	1	0	1	Ī	-		
7	1	1	0	٥	TAL. NY	-	•	-
8, 9, 10	. 0	1	0	D			-	-
11	1	0	1	0	-	All.Px	-	
19, 19	ن	Ū	1	ā	Ţ <u>-</u>		-	-
14, 15, 16	0	0	1	1	-	-	data w	data e
17, 18	l _	L	1		<u> </u>			と比較
19	0	0	0	0	-	-	-	



[图3]

[図5]



	Counter	Up/dn	2/w sol	data w	data e
• .	" 0.	-	-	- **	-
	3 1	0	1	O.	-
	2	0.	2	r	0
	· 3·	0	· . 2	0	1
2-477	- 4	1:	2 .	ı	O
	5	1 c	. 2	0	1
	6	2	2 .	1	0
· L	7	9	2	0	1
	8	0	1	2	
4377	9	0	0	I -	2
K-F	10	0	1	3	-
	11	0	0	-	3